Intel viser frem sin nye interconnect-arkitektur for xeon skylake

I mai ble den nye familien av Intel Xeon-prosessorer basert på Skylake-SP mikroarkitektur kunngjort, disse brikkene vil fortsatt ta tid å nå markedet, men en av nøkkelteknologiene deres har allerede blitt vist, en ny samtrafikkarkitektur mellom elementene som Den er designet for å tilby høy båndbredde med lav ventetid og stor skalerbarhet.

Ny samtrafikkbuss i Skylake-SP

Akhilesh Kimar, arkitekt for Skylake-SP-design, bekrefter at utformingen av flisbrikke-prosessorer virker en enkel oppgave, men at den er veldig komplisert på grunn av behovet for å oppnå en veldig effektiv sammenkobling mellom alle elementene. Denne sammenkoblingen må tillate kjernene, minne-grensesnittet og I / O-delsystemet å kommunisere på en veldig rask og effektiv måte, slik at datatrafikken ikke reduserer ytelsen.

I tidligere generasjoner av Xeon har Intel brukt en ringkobling for å knytte alle elementene i prosessoren sammen, ved å øke antall kjerner i stor grad, har denne designen sluttet å være effektiv på grunn av begrensninger som behovet for å passere data for "en lang vei". Det nye designet som debuterer i den nye generasjonen Xeon-prosessorer gir mange flere måter data kan reise mye mer effektivt på.

Den nye Intel-sammenkoblingsbussen gjør at alle prosessorelementene er organisert i rader og kolonner, og gir direkte stier mellom alle delene av en flerbrikkeprosessor og tillater derfor en veldig effektiv og rask kommunikasjon, det vil si at den oppnår en høy båndbredde og lav latens. Denne designen har også fordelen av å være svært modulær, noe som gjør det enkelt å lage veldig store brikker med et stort antall elementer uten at det går ut over kommunikasjonen mellom dem.

Kilde: hothardware