Pcie 5.0, både cxl 1.1 og ccix fungerer allerede på 32 gt / s per spor

Synopsys demonstrerte sine CXL-løsninger så vel som CCIX 1.1 over PCIe 5.0 på ArmTechCon 2019. Utstillingsvinduet indikerer at selskapets IP er oppe og klar til å bli lisensiert av teknologiprodusenter.

Synopsys demonstrerte sine CXL-løsninger så vel som CCIX 1.1 over PCIe 5.0

CXL og CCIX er chip-til-chip-sammenkoblingsprotokoller for å koble prosessorer til forskjellige akseleratorer som opprettholder minne og hurtigbufferkonsistens ved lave latenser. Begge protokollene er designet for heterogene systemer som bruker tradisjonelle CPUer i forbindelse med akseleratorer med skalar, vektor, matrise og romlig arkitektur.

Både CXL 1.0 / 1.1 og CCIX 1.1 bruker PCIe 5.0 som kjører med 32 GT / s per spor og støtter forskjellige koblingsbredder naturlig. Med det samme markedssegmentet og det samme fysiske grensesnittet, presenterer CXL- og CCIX-protokollene mange forskjeller når det gjelder både maskinvare og firmware / programvare og vil derfor konkurrere med hverandre. I mellomtiden forbereder silisium IP-leverandører seg for å støtte både CXL og CCIX, ettersom de har et bredt spekter av kunder.

Synopsys introduserte nylig sin 16-spors DesignWare CXL IP-løsning for SoC-er som skal produseres ved bruk av 16nm, 10nm og 7nm FinFET-prosessteknologier. Pakken inkluderer CXL 1.1-kompatibel driver (støtter CXL.io, CXL.cache, CXL.mem-protokoller), silisiumtestet PCIe 5.0-driver, silisiumtestet PCIe 32 GT / s PHY-driver, RAS og VC Verification IP.

Besøk vår guide for markedets beste hovedkort

Selskapet har ennå ikke formelt kunngjort tilgjengeligheten av sin IP DesignWare CCIX 1.1-pakke som vil tillate implementering av en CCIX 1.1 over PCIe Gen 5 med en hastighet på 32 GT / s, men på ArmTechCon demonstrerte selskapet at løsningen allerede er funksjonell, gir mange fordeler med tanke på hastighet og kapasitet. Vi vil holde deg informert.

Anandtech font