Tiger lake: 10nm chip pakker 50% mer l3-cache

Tiger Lake-U vil ha en 50% økning i L3-cache-kapasitet, som vil gå fra 8MB til 12MB, på grunn av at @ InstLatX64 har lagt ut en prosessordumping på Twitter. Dette betyr en økning på opptil 3 MB L3-cache per kjerne.

Tiger Lake-U vil presentere en 50% økning i L3-bufferkapasitet

Som forventet er Tiger Lake-U-modellen en 4-kjerners prosessor med HyperThreading. Det publiserte bildet avslører også at ingeniørprøven går på 3, 4 GHz, en respektabel frekvens for en førproduksjonsmodell.

Bildet inneholder også en haug med flagg som representerer de støttede instruksjonssettene. Det bekrefter AVX-512-støtte som Sunny Cove, men ser ikke ut til å ha avx512_bf-flagget som kan forventes om det hadde støttet bfloat16 som Cooper Lake Xeon-prosessorer fra tidlig neste år.

Dumpen viser at firekjernet Tiger Lake-U har 12 MB total L3-cache, en økning på 50%. Dette stemmer overens med cache redesignen Intel hadde avslørt for Willow Cove, Tiger Lake CPU-kjerne, selv om cache redesign sannsynligvis vil innebære endringer større enn en enkel størrelseøkning. For eksempel har en større hurtigbuffer høyere latens, så det er sannsynlig at det blir noe lavere justering av capo.

Tiger Lake kommer til utgivelse neste år. Disse prosessorene vil også ha Gen12 'Xe' integrert grafikk, som vil ha en ny skjermfunksjon og en viktig instruksjonsoppdatering. Vi vil holde deg informert.

Tomshardware font